◎ 公開特許公報(A) 平4-132075

@Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)5月6日

G 11 C 11/401

8526-5L G 11 C 11/34

362 C

審査請求 未請求 請求項の数 1 (全5頁)

の発明の名称 半導体記憶装置

②特 頤 平2-250856

②出 願 平2(1990)9月20日

70発明者 椎屋

仁 孝

神奈川県川崎市中原区小杉町1丁目403番53 日本電気ア

イシーマイコンシステム株式会社内

の出 願 人 日本電気アイシーマイ

コンシステム株式会社

郊代 理 人 弁理士 内 原 晋

神奈川県川崎市中原区小杉町1丁目403番53

明 部 書

発明の名称
 半導体記憶装置

2. 特許請求の範囲

3. 発明の詳細な説明

[産業上の利用分野]

本発明は半導体記憶装置に関し、特にダイナ

ミック式ランダムアクセスメモリのロウアドレス のアクセスに関する。

〔従来の技術〕

従来ダイナミック式ランダムアクセスメモリにおいては、外部RAS信号の立ち下りによってロウアドレス系の回路が動作してロウアドレスを選択し、次いで外部CAS信号の立ち下りによってカラムアドレス系の回路が動作してカラムアドレスを選択するという構成になっている。そしてRAS信号が立ち上り(チップの非選択)によって両アドレス系の回路の動作を対して、次のRAS信号の立ち下りによって再びロウアドレス系の動作を立ち上がらせている。

[発明が解決しようとする課題]

上述した従来の半導体記憶装置では、時間と電力とを消費するロウアドレス系回路の動作を開始させカラムアドレス系の動作をした後でチップの非選択によりすべての信号がリセットされるため、次のサイクルで同じロウアドレスをアクセスしてもロウアドレス系回路は同じ動作を繰り返す構成

となっているので、消費電力が増えかつアクセス 時間が遅くなるという欠点がある。

したがって本発明の目的は消費電力の増加およびアクセス時間の増加を抑えることのできる半導体記憶装置を提供することにある。

[課題を解決するための手段]

本発明の半導体配像装置は、チップが非選択になっても内部ロウアドレスを保持するロウアドレスを保持するロウアドレスを保持するロウアドアアアアアの選択時に加えられた外のでは、大力のでは、保持した内部ロウアドレスと外部アドレスとが異なった時のみ動作と、このタイミング発生回路と、このタイミング発生回路と、このタイミング発生のより制御されチップが非選択にないる。

[実施例]

次に図面を参照して本発明の実施例を説明する。 第1図を参照すると、本発明の一実施例の半導 体記憶装置10は、点線で囲まれた部分を1つの

とを受け、RAS信号によって活性化してアドレ ス信号AiとXiとを比較し、アドレス不一致信 号 ø A TD を出力する。 ロウアドレスパッファ 1 2 は例えばD型フリップフロップで構成され、端子 ▼からの外部フドレス信号Aiとロウアドレスス トロープ信号 of xeta とを受けてロウアドレス信号 Xiを出力する。ロウフドレスデコーダ13は例 えば多入力AND回路で構成され、ロウアドレス 信号Xiとワード線活性化信号すみとを受けてn 本のワード級WLn (n=21) の内の1本を選 択する。メモリアレイ1は例えば配像用キャパシ タとゲート端子がワード線に、ドレイン端子が キャパシタに、ソース帽子がピット線に接続され たMOSFETとからなるメモリセルがマトリク ス状に配置されて構成され、n本のワード線WLn が入力され、カ本のピット練BLnが出力される。 またセンスアンプ1は例えばMOSFETによるフ . リップフロップで、電源GND間にMOSFET を配置され、フリップフロップの入出端にピット 級が接続される構成を有し、上記のMOSFET

チップ上に有しており、端子1,2,3,4およ · び5にRAS信号, CAS信号, WE信号, 複数 ビットのアドレス信号Ai、および書き込みデー タ D pp が外部からそれぞれ供給される。出力端子 8からは読み出しデータD...が出力され、電源 端子7,8には電源Vccおよび接地電位GNDが 接続される。必要に応じATD端子 9 かち ø xto 信号をとり出す。本実施例の記憶装置10は、ロ ウアドレス系の回路としてアドレス比較回路11. ロウアドレスバッファ12, ロウアドレスデコー ダ13,タイミング発生回路14を有しており、 カラムアドレス系としてカラムアドレスパッファ 2 1 . カラムアドレスデコーダおよびカラムス イッチ22,CAS系タイミング発生回路23を 有し、さらにメモリアレイおよびセンスアンプ 3 1 、 データインバッファ 3 2 、 データアウト バッファ33を有する。

アドレス比較回路11は例えば排他的論理和回路で構成され、外部からのRAS個号と外部からのアメンを付ける。

を制御するセンスアンプ活性化信号のszを受ける。 タイミング発生回路14は例えば多段の論理ゲートによって構成され、アドレス不一致信号のAIDを受けて、ロウアドレスストローブ信号のXSIS、ロウアドレスデコーダ活性化信号のRA、センスアンプ活性化信号のssを時間差をつけてそれぞれ出力し、ロウアドレスバッファ12。ロウアドレスデコーダ13、センスアンプ1へそれぞれ供給する。

一方、CAS系タイミング発生回路23は例えば多段の論理ゲートで構成され、外部端子2,3からCAS信号、WE信号を受けて、カラムトトコントローブ信号のtart およびリードライトコントロール信号のtwcを出力する。カラムアドンスストローブで構成され、外部端子をからのアドンスストローブではのまなれ、外部端子を受けて、カラムアドンスソーを出うする。カラムアドンスデコーダ22は例えば多ける。カラムアドレスデコーダ22は例えば多力AND回路によって構成され、内部カラムアドレスである。カラムアドレスデコーダ22は例えば多りに

スYiを受けて1つのカラムスイッチのゲートの みを活性化する。カラムスイッチは例えばn本の ビット線BLnにn個のトランスファーゲートが 接続しその一方の端はデータバスDBに接続し ゲート端子はn個のカラムアドレスデコーメの出 力に接続された構成を有する。データバスDBは データアウトバッファ33およびデータインバッ ファ32に接続される。データアウトバッファ 33は例えばMOSFETの増幅回路で構成され、 リードライドコントロール信号 φ xwc を受けて データパスDBの信号を出力データD...として 外部出力端子 8 に出力する√ データインバッファ 3 2 は例えばMOSFETの増幅回路で構成され リードライトコントロール信号やxvcを受けて外 都端子 5 の入力信号DisをデータパスDBに出力 する.

次に第2図のタイミングチャートをも参照しつ つ第1図の実施例の動作を説明する。

T.サイクルにおいて、外部RAS信号の立ち 下りに応答して比較回路11が活性化し、その時

来るまでロウアドレスバッファ12はこのロウア ドレス又i(例ではX:)を保持し続ける。ロウデ 'コーダ活性化信号は**は、アドレス不一致信号 ¢_{ATD}の発生によって非活性化されロウアドレス デコーダ 1 3 を不活性化してそれ ぞん選択してい たワード線WL,の信号を落す。 そして p xazaに よってロウアドレスバッファ12が動作して新し いロウアドレスXi(何ではX」)が出力された 後のタイミングでロカアドレスデコーダ活性化信 号omは再び活性化されてロウアドレスデコーダ 13を活性化し、新しいロウアドレスXiをデ コードしてヮード線WL,を選択し活性化する。 センスアンプ活性化信号φεαはアドレス不一致信 号∮ѧテュの発生によって非活性化されロウァドレ スデコーダ13が申ねによって活性化されその出 カ (ワード線WL)選択信号) が確定したタイミ ングで再び活性化される。これによりセンスアン プ31が動作しワード線WL:上のメモリセルに 書き込まれていたゲータをピット線BLnに出力 する.

にフドレス端子4に与えられた外部ロウフドレス 信号Ai (この例ではX₁) と既にロウフドレス パッファ12に保持されていた先の外部ロウフドレスAi (X₁) にもとおく内部ロウフドレス信号Xi (この例ではX₁) とがアドレス比較回路 11によって比較される。この例では外部アドレスAi (X₁) とロウアドレスXi (X₁) とは等しくないので、アドレス比較回路11はアドレス 不一致信号 φ A_{7D} を発生する。

アドレス不一致信号 φ ATD はタイミング発生回路 1 4 に入力されロウアドレスストローブ信号 φ xaTa、ロウアドレス活性化信号 φ RA、センスアンプ活性化信号 φ RaTaは、アドレスストローブ信号 φ xaTaは、アドレスストローブ信号 φ xaTaは、アドレスストローブ信号 φ xaTaは、アドレスストローブに見いてロウアドレスストローブに取り込み、新ロウアドレスストローブ信号 φ xaTaが

以上の本実施例の動作が従来と異なっているところであり、従来は第3回に示すようにRAS信号の立上りに応じてロウアドレスパッファの内部ロウアドレスズ i もロウアドレスデューダの出力WLiもセンスアンプ活性化信号 o si もすべて Tiが新たにストローブされるとともにロウアドレスデューダの出力WLi およびセンスアンプ活性化信号 o si が活性化されて

第1図および第2図に戻ると、T.サイクルにおいて外部でAS信号の立ち下りによりカラムアドレスストローブ信号のでは任化し、その時外部アドレス端子4に与えられている外部カラムアドレス信号でにの例ではY.)をカラムアドレスYiのではY.)として出力する。このカラムアドレスYiがカラムアドレスデコーダ22に入力され、n個のカラムスイッチの1つが選択される。データが出力されていた多数のビット線BLnのうち選択されたカラムスイッチに接続しているビット

線のデータがデータバスDBに伝わり、データアウトバッファ33を通して外部端子8に出力データとして出力される。その後外部信号RAS、CASの立ち上りによってチップは非選択になるが、ロウアドレスバッファ12、ロウアドレスデコーダ13、タイミング発生回路14、センスアンプ31はその状態を変えずに保持し続ける。

次にTiサイクルにおいて、外部信号RAISの立ち下りによりその時の外部アドレス信号Ai(例ではXi)と内部で保持されているロウアドレス信号Xi(例ではXi)がアドシス比較回路
11によって比較される。この例では外部アドレスAiとロウアドレスXiは等しいのでドレス不一致信号 φ ATD は活性化しないのでロウアドレス系の質号 φ ATD が活性化しないのでロウアドンスストローブ信号 φ xeTB、ロウアドレス系の国路では、ロウアドレス系の国路では、ロウアドレス系の国路では、ロウアドレス系の国路では、ロウアドレス系の国路では、ロウアドレス系の国路では、ロウアドレス系の国路では、サイクルの時の状態で推荐する。不の動作

ミング発生回路、 3 1 ……メモリアレイおよびセンスアンプ、 3 2 ……データインバッファ、 3 3 ……データアウトバッファ。

代理人 弁理士 内 原 普

が始まるが、カラムアドレス系の動作はTiサイクルと同様である。


[発明の効果]


以上説明したように、本発明によれば前サイクルにアクセスしたロウフドレス系回路およびセンスアンプの内容を保持することにより、無駄な回路動作を省略することが出来るので、消費電力を低下させアクセス時間およびサイクル時間を短縮させることができる効果がある。


4. 図面の簡単な説明・

第1図は本発明の一実施例の半導体記憶回路の 回路図、第2図は第1図の動作を示すタイミング チャート、第3図は従来例のタイミングチャート である。

11……アドレス比較回路、12……ロウアドレスパッファ、13……ロウアドレスデコーダ、14……タイミング発生回路、21……カラムアドレスデコーダおよびカラムスイッチ、23……カラム系タイ







PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-132075

(43)Date of publication of application: 06.05.1992

(51)Int.CI.

G11C 11/401

(21)Application number : 02-250856

(71)Applicant: NEC IC MICROCOMPUT SYST LTD

(22)Date of filing:

20.09.1990


(72)Inventor: SHIIYA JINKO

(54) SEMICONDUCTOR MEMORY DEVICE

(57) Abstract:

PURPOSE: To reduce power consumption while omitting excessive circuit operation and to shorten access time and cycle time by holding the contents of a low address system circuit where the access to a former cycle is performed and a sense amplifier.

CONSTITUTION: A low address buffer 12 holding the internal low address even at the time of the non-selection of the chip and a timing generation circuit 14 comparing the external address added at the time of the next selection with the internal low address held already and operating only when the held internal low address and the external address are different, are provided. Even at the time of non-selection of the chip through the control of the output of the timing generation circuit 14, the operation states of a low address decoder 13 and a sense amplifier 31 are maintained. Thus, the increase of the power consumption and the increase of the access time can be suppressed in the low address system circuit without repeating the same operation.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office